3NM-вузол третього покоління TSMC знаходиться на шляху, а N3P буде масовим виробництвом пізніше цього року
TSMC успішно почав використовувати технологію процесу 3NM другого покоління для виробництва мікросхем у четвертому кварталі 2023 року, досягнувши запланованої віхи.В даний час компанія готується до масової продуктивності підвищеної продуктивності N3P мікросхем для цього вузла.TSMC оголосив на симпозіумі Європейських технологій, що це відбудеться у другій половині 2024 року.
Процес N3E увійшов у масове виробництво за планом, а щільність дефектів порівнянна з процесом N5 під час масового виробництва в 2020 році. TSMC описує вихід N3E як "чудовий", і в даний час єдиний процесор, що використовує N3E - Apple M4- має суттєвоЗбільшення кількості транзисторів та експлуатаційна швидкість тактової швидкості порівняно з M3 на основі технології N3.
Виконавчий директор TSMC заявив на заході: "N3E розпочав масове виробництво, як було заплановано в четвертому кварталі минулого року. Ми бачили відмінні продуктивність виробництва з продуктів наших клієнтів, тому вони дійсно вийшли на ринок, як було заплановано".
Виконавчий директор TSMC заявив на заході: "N3E розпочав масове виробництво, як було заплановано в четвертому кварталі минулого року. Ми бачили відмінні продуктивність виробництва з продуктів наших клієнтів, тому вони дійсно вийшли на ринок, як було заплановано".
Ключовою деталізацією процесу N3E є його спрощення порівняно з процесом N3 першого покоління TSMC (також відомим як N3B).Видаляючи деякі шари, які потребують літографії EUV і повністю уникаючи використання подвійного малюнка EUV, N3E зменшує виробничі витрати, розширює вікно процесу та покращує врожай.Однак ці зміни іноді зменшують транзисторну щільність та енергетику, компроміс, який можна пом'якшити за допомогою оптимізації проектування.
Забігаючи наперед, процес N3P забезпечує оптичне масштабування для N3E, а також показує перспективний прогрес.Він пройшов необхідну кваліфікаційну сертифікацію та показує результативність прибутковості, близьку до N3E.Наступна еволюція технологічного портфеля TSMC має на меті покращити продуктивність до 4% або зменшити споживання електроенергії приблизно на 9% при однаковій швидкості, а також збільшення щільності транзистора гібридних конфігураційних мікросхем на 4%.
N3P підтримує сумісність з IP -модулями N3E, інструментами дизайну та методами, що робить його привабливим вибором для розробників.Ця безперервність гарантує, що більшість нових конструкцій мікросхем (чіпів) очікується, що переходить від використання N3E до N3P, використовуючи покращену продуктивність та економічну ефективність останнього.
Очікується, що остаточна підготовка до виробництва для N3P відбудеться у другій половині цього року, коли він вийде на етап HVM (масове виробництво).TSMC очікує, що дизайнери чіпів негайно приймуть його.Враховуючи свої результати та переваги витрат, очікується, що N3P буде сприяти клієнтам TSMC, включаючи Apple та AMD.
Незважаючи на те, що точна дата запуску мікросхем на основі N3P досі не визначається, очікується, що основні виробники, такі як Apple, використовуватимуть цю технологію у своїй серії процесорів до 2025 року, включаючи SOC для смартфонів, персональних комп'ютерів та планшетів.
"Ми також успішно доставили технологію N3P", - сказали керівники TSMC."Він був сертифікований, і його ефективність врожайності близька до N3E. (Процесна технологія) також отримала вафлі клієнтів продуктів, і виробництво розпочнеться у другій половині цього року. Через N3P (PPA Advantage) ми очікуємо більшостівафлі на N3, щоб текти до N3P ".
Забігаючи наперед, процес N3P забезпечує оптичне масштабування для N3E, а також показує перспективний прогрес.Він пройшов необхідну кваліфікаційну сертифікацію та показує результативність прибутковості, близьку до N3E.Наступна еволюція технологічного портфеля TSMC має на меті покращити продуктивність до 4% або зменшити споживання електроенергії приблизно на 9% при однаковій швидкості, а також збільшення щільності транзистора гібридних конфігураційних мікросхем на 4%.
N3P підтримує сумісність з IP -модулями N3E, інструментами дизайну та методами, що робить його привабливим вибором для розробників.Ця безперервність гарантує, що більшість нових конструкцій мікросхем (чіпів) очікується, що переходить від використання N3E до N3P, використовуючи покращену продуктивність та економічну ефективність останнього.
Очікується, що остаточна підготовка до виробництва для N3P відбудеться у другій половині цього року, коли він вийде на етап HVM (масове виробництво).TSMC очікує, що дизайнери чіпів негайно приймуть його.Враховуючи свої результати та переваги витрат, очікується, що N3P буде сприяти клієнтам TSMC, включаючи Apple та AMD.
Незважаючи на те, що точна дата запуску мікросхем на основі N3P досі не визначається, очікується, що основні виробники, такі як Apple, використовуватимуть цю технологію у своїй серії процесорів до 2025 року, включаючи SOC для смартфонів, персональних комп'ютерів та планшетів.
"Ми також успішно доставили технологію N3P", - сказали керівники TSMC."Він був сертифікований, і його ефективність врожайності близька до N3E. (Процесна технологія) також отримала вафлі клієнтів продуктів, і виробництво розпочнеться у другій половині цього року. Через N3P (PPA Advantage) ми очікуємо більшостівафлі на N3, щоб текти до N3P ".